岗位职责

• 【岗位职责】 1.独立完成模块或顶层从Netlist到GDSII的物理实现,确保满足性能、功耗和面积(PPA)目标及制造工艺要求; 2.负责FloorPlan、Place、CTS、Route等布局布线(P&R)实现; 3.负责模块或顶层的时序分析与收敛、形式验证等工作; 4.负责后端常见的时序及物理验证的问题; 5.与前端设计团队紧密协作,保障芯片高性能物理实现。 【任职要求】 1.硕士研究生及以上学历,理工科专业方向,微电子、集成电路、计算机、电子工程等专业更佳; 2.具有数字后端设计经验; 3.熟悉使用Cadence/Synopsys/Calibre等主流后端设计工具; 4.具有40nm/28nm/16nm/12nm等成熟工艺节点的流片经验; 5.熟练掌握物理验证工具,能独立解决DRC/LVS/ANT等问题; 6.熟练掌握后端流程,能够独立制定模块级实施方案,具备时钟树综合和时序优化经验; 7.具备使用Tcl/Perl/Shell等开发自动化脚本的能力; 8.具有较好的沟通能力,快速反应能力及团队合作意识。